차세대 반도체 기술의 핵심으로 떠오르는 2차원(2D) 트랜지스터의 성능을 좌우하는 ‘게이트 스택(gate stack)’ 기술의 발전 방향이 제시됐다. 서울대학교 공과대학 전기·정보공학부 이철호 교수 연구팀은 2D 트랜지스터의 효율적인 구현을 위한 게이트 스택 기술의 나아갈 길을 종합적으로 분석하고 제시하며 해당 분야의 난제를 해결하기 위한 중요한 단서를 제공했다.
기존 반도체 기술의 한계를 극복할 대안으로 2D 트랜지스터가 주목받고 있지만, 그 성능을 극대화하기 위해서는 필수적인 요소인 게이트 스택 기술의 발전이 절실했다. 게이트 스택은 트랜지스터 내에서 전류의 흐름을 제어하는 게이트와 절연막, 금속 전극 등을 포함하는 복합 구조를 의미한다. 2D 소재의 특성을 효과적으로 활용하고, 기존 실리콘 기반 트랜지스터를 뛰어넘는 성능을 구현하기 위해서는 이 게이트 스택 구조의 설계와 최적화가 매우 중요하다.
이철호 교수 연구팀은 기존 연구 결과를 바탕으로 2D 소재의 고유한 물성을 고려한 최적의 게이트 스택 구조를 설계하는 방안을 제시했다. 특히, 2D 소재와 게이트 스택 계면에서의 전기적 특성 제어, 박막 증착 기술의 발전 방향, 그리고 새로운 게이트 유전체 및 금속 전극 물질의 적용 가능성 등을 심도 있게 분석했다. 이러한 연구는 2D 트랜지스터가 실제 상용화되기까지 해결해야 할 기술적 과제들을 명확히 하고, 그 해결을 위한 구체적인 로드맵을 제시했다는 점에서 큰 의미를 지닌다.
이번 연구팀의 분석 결과는 향후 2D 트랜지스터 기반의 혁신적인 반도체 소자 개발에 중요한 지침이 될 것으로 기대된다. 게이트 스택 기술의 명확한 발전 방향 제시를 통해 2D 트랜지스터의 성능 향상과 더불어 집적도 증가, 소비 전력 감소 등 차세대 반도체가 갖춰야 할 핵심 요구사항들을 만족시키는 데 기여할 전망이다. 이는 궁극적으로 더욱 빠르고 효율적인 컴퓨팅 환경 구축과 다양한 첨단 기술 발전을 가속화하는 원동력이 될 것이다.
About the Author
